标准号：SJ/T 10566-1994
实施状态：现行
中文名称：可测性总线 第一部分:标准测试存取口与边界扫描结构
英文名称：Testability bus. Part 1:Standard test access port and boundary scan architecture
组织分类：SJ
中标分类：L67
标准分类：QT
发布日期：1994-08-08
实施日期：1994-12-01
采用标准：ANSI/IEEE 1149.1-1990,NEQ
归口单位：电子工业部标准化研究所
起草单位：天津大学
范围：本标准适用于在集成电路组装在一块印制电路板或其它基底上后测试集成电路间的互连性、测试集成电路本身和在这个器件正常工作期间观测或修改电路的动作。
文件格式：PDF
文件大小：19.25MB
文件页数：89
（以上信息更新时间为：2019-05-05）
标准全文下载：
SJ_T 10566-1994 可测性总线 第一部分_标准测试存取口与边界扫描结构.pdf
(19.25 MB)
|
|
