SJ 21185-2016 印制电路用挠性基材环境试验方法

[复制链接]
查看5906 | 回复5 | 2016-12-16 01:48 | 显示全部楼层 |阅读模式
标准号:SJ 21185-2016
实施状态:现行
中文名称:印制电路用挠性基材环境试验方法
英文名称:Environmental test method for flexible printed circuit materials
发布日期:2016-12-14
实施日期:2017-03-01
归口单位:工业和信息化部电子第四研究院
起草单位:中国电子科技集团公司第十五研究所
文件格式:PDF
文件大小:3.22MB
文件页数:16
(以上信息更新时间为:2020-03-13)

标准全文下载:
SJ 21185-2016 印制电路用挠性基材环境试验方法.pdf (3.22 MB)

使用道具 举报